PC100
天下维客，你可以修改的网络知识库
PC100
- JEDEC 和Intel制定的一种SDRAM内存颗粒（或内存条）技术标准。其中100是指该内存能工作在前端总线（FSB）100MHz的系统中。 当初，PC100规范是为配合INTEL推出BX芯片组制定的准则，其规范条款很多，但主要有以下几点： 1、TCK（CLOCK、CYCLE、TIME）内存时钟周期，在100MHZ外频工作时值为10ns; 2、TAC（ACCESS TIME FRONCLK）存取时间小于6ns； 3、PCB必须为六层板，可以滤掉杂波； 4、内存上必须有SPD，SPD一般由内存模组制造商写入，设定内存工作参数。
[编辑]
相关条目
Access Time - Address - Async SRAM - BEDO - BGA封装技术 - Bandwidth - Bank - Bank Schema - Buffer - Buffered Memory - C-RIMM - CAS - CAS Latency - CSP - CSRAM - Checksum - Compact Flash - DDR SDRAM - DDR内存 - DIMM - DIP - DRAM - Direct RDRAM - Direct Rambus - EDO DRAM - EDORAM - EMS - ESDRAM - FLASH内存 - FPM DRAM - Interleaving - JEDEC - MCH - MDRAM - Micro BGA - Non-Composite - PC100 - PLB - Pin - RAM - RAS - Registered Memory - SDRAM - SIMM - Sync SRAM - TOSP II - TSOP - Tag RAM - Tiny BGA - Unbuffered Memory - 串行存在侦测 - 串行存在探测 - 信用卡内存 - 偶校验 - 内存总线速度 - 只读内存 - 服务器内存 - 虚拟信道内存 - 读写时序 - 随机访问内存 - 静态列
